

СОДЕРЖАНИЕ

Введение.....	5
1 Разработка общей структуры микро-ЭВМ.....	6
1.1 Функциональный состав микро-ЭВМ.....	6
1.1.1 Центральный процессор (ЦП).....	6
1.1.2 Устройство управления.....	6
1.1.3 АЛУ.....	7
1.1.4 Блок регистров общего назначения (РОН).....	7
1.1.5 Подсистема памяти.....	8
1.1.6 Конвейер.....	8
1.1.7 Стек.....	9
1.1.8 Контроллер прямого доступа к памяти (КПДП).....	9
1.2 Разработка системы команд.....	9
1.2.1 Архитектура системы команд.....	10
1.3 Описание взаимодействия всех блоков микро-ЭВМ при выполнении команд программы.....	11

ВВЕДЕНИЕ

В рамках данного курсового проекта рассматривается проектирование микро-ЭВМ с принстонской архитектурой, ключевой особенностью которой является использование единого массива памяти для хранения как команд, так и данных. Данная архитектура позволяет упростить аппаратную структуру системы за счёт использования общих шин и единого адресного пространства. Для управления доступом к ресурсам системы применяется централизованный параллельный арбитраж шин, обеспечивающий высокую пропускную способность при одновременных запросах от нескольких ведущих устройств.

Разрядность адресной шины составляет 9 бит, что позволяет адресовать до 512 ячеек памяти. Шина данных имеет разрядность 13 бит, что определяет формат обрабатываемых операндов и соответствующих регистров. Внутренняя структура процессора включает 8 регистров общего назначения (РОН), что оптимизирует выполнение вычислений за счёт сокращения циклов обращения к основной памяти и удобства хранения промежуточных данных.

Подсистема памяти базируется на использовании синхронного ПЗУ и синхронного ОЗУ, что требует строгого тактирования сигналов управления. В системе реализован базовый индексный тип адресации со смещением, обеспечивающий гибкость при работе с массивами данных и структурами за счёт вычисления эффективного адреса как суммы базового адреса, индексного регистра и смещения. Для повышения скорости обмена данными предусмотрена кэш-память с коэффициентом ассоциативности $k = 4$. Замещение строк в кэше осуществляется по алгоритму наименьшего использования (LRU), а синхронизация данных с основной памятью производится по методу флаговой отложенной записи (write-back).

Набор арифметико-логических операций включает команды ADDC, NOT, NXOR, ROR, позволяющие выполнять сложение с переносом, логическое отрицание, логическую операцию XNOR, а также циклический сдвиг вправо. Для реализации алгоритмов с ветвлением используется команда условного перехода JBZ (переход, если результат равен нулю). Эффективность работы конвейера поддерживается схемой предсказания переходов на базе автомата типа A4 и шаблона $PC \oplus GHR$ размером 5 бит, что минимизирует простои при обработке инструкций управления.

Архитектура системы также включает: стек объёмом 11 ячеек с направлением роста вверх; конвейерную обработку, обеспечивающую параллелизм на этапах выборки, декодирования и исполнения команд; контроллер прямого доступа к памяти (КПДП), позволяющий разгрузить центральный процессор при интенсивном обмене данными с периферией. Таким образом, разрабатываемая микро-ЭВМ представляет собой высокопроизводительную систему с механизмами кэширования, предсказания ветвлений и конвейеризации, оптимизированную для реализации на базе современных ПЛИС.

1 РАЗРАБОТКА ОБЩЕЙ СТРУКТУРЫ МИКРО-ЭВМ

1.1 Функциональный состав микро-ЭВМ

Функциональный состав проектируемой микро-ЭВМ определяется архитектурными характеристиками и ориентирован на реализацию вычислительной системы принстонского типа с конвейерной обработкой команд, кэш-памятью, механизмами предсказания переходов и контроллером прямого доступа к памяти. В данном разделе рассматриваются основные функциональные блоки микро-ЭВМ, их назначение и структура.

1.1.1 Центральный процессор (ЦП)

Центральный процессор представляет собой функциональное ядро микро-ЭВМ, осуществляющее выполнение программ и управление вычислительным процессом. В состав процессора входят узлы, непосредственно участвующие в обработке команд и данных.

К структурным элементам ЦП относятся устройство управления (УУ), арифметико-логическое устройство (АЛУ), блок регистров общего назначения, внутренние служебные регистры, а также аппаратные средства конвейерной обработки и предсказания переходов. Перечисленные блоки образуют процессорное ядро и реализуют полный цикл выполнения инструкции: выборку, декодирование, обработку операндов и запись результата.

Стек логически также относится к структуре процессора, поскольку управление им осуществляется с помощью внутреннего регистра указателя стека, а операции PUSH и POP выполняются под контролем устройства управления.

Кэш расположен между центральным процессором и основной памятью и логически относится к процессорному ядру, поскольку работает под управлением ЦП и обслуживает его запросы на чтение и запись.

Подсистема основной памяти (ПЗУ и ОЗУ), система шин с механизмом арбитража и контроллер прямого доступа к памяти не входят в состав центрального процессора, поскольку функционируют как внешние по отношению к нему модули.

Таким образом, центральный процессор представляет собой совокупность вычислительных и управляющих узлов, тогда как память, шины и КПДП формируют инфраструктуру микро-ЭВМ в целом.

1.1.2 Устройство управления

УУ является ключевым координирующим блоком микро-ЭВМ, обеспечивающим согласованную работу всех её функциональных узлов. Оно формирует управляющие сигналы в соответствии с текущей выполняемой командой и организует последовательность операций внутри процессора.

Работа УУ начинается с выборки команды из общей памяти, что характерно для принстонской архитектуры. После считывания инструкции происходит её декодирование. На основании кода операции формируются сигналы, определяющие саму команду, источник и приёмник данных, а также режим работы арифметико-логического устройства.

При выполнении операций пересылки MOV устройство управления обеспечивает передачу данных между регистрами или между регистром и памятью, формируя сигналы чтения и записи.

В случае арифметико-логических команд задаётся соответствующий режим работы АЛУ и организуется запись результата в выбранный регистр с обновлением флагов состояния.

Для стековых операций PUSH и POP устройство управления контролирует изменение указателя стека с учётом направления его роста вверх и синхронизирует обмен данными между стековой областью памяти и регистрами процессора. Также оно управляет доступом к регистрам общего назначения, обеспечивая корректное чтение и запись операндов.

В условиях конвейерной обработки устройство управления распределяет выполнение команд по стадиям, отслеживает возможные конфликты и обрабатывает условные переходы. При этом учитываются сигналы блока предсказания переходов и состояние флагов результата.

Кроме того, устройство управления взаимодействует с кэш-подсистемой и КПДП, обеспечивая согласованность обмена данными и корректное использование системной шины.

Таким образом, устройство управления представляет собой синхронный управляющий автомат, от работы которого зависит целостность, производительность и корректность функционирования всей микро-ЭВМ.

1.1.3 АЛУ

АЛУ предназначено для выполнения преобразований над 13-разрядными данными, что соответствует принятой ширине шины данных и разрядности регистров. Выбор конкретной микрооперации осуществляется по команде от УУ. В соответствии с заданием, АЛУ реализует следующий набор функций:

- ADDC – выполнение операции сложения с учётом входного переноса (carry-in);
- NOT – побитовое логическое отрицание;
- NXOR – логическая операция «исключающее ИЛИ-НЕ» (XNOR) над операндами;
- ROR – циклический сдвиг содержимого регистра вправо.

Структурно АЛУ включает арифметический сумматор с цепью переноса для реализации ADDC, логический блок для выполнения побитовых операций NOT и NXOR, а также схему циклического сдвига для ROR. Результаты работы всех подсхем объединяются с помощью мультиплексора, выбирающего требуемый выход в зависимости от кода операции. Полученное значение фиксируется во внутреннем регистре и передаётся либо в блок регистров общего назначения, либо в другие функциональные блоки системы.

Таким образом, АЛУ обеспечивает реализацию базовых операций обработки данных.

1.1.4 Блок регистров общего назначения (РОН)

Блок регистров общего назначения является важнейшим элементом

внутреннего исполнительного тракта микро-ЭВМ. Он представляет собой сверхбыструю оперативную память малого объёма, интегрированную непосредственно в структуру процессорного ядра. Основное назначение данного блока – хранение операндов, промежуточных результатов вычислений и адресных компонентов, что позволяет существенно снизить количество обращений к основной синхронной памяти и тем самым повысить общую производительность системы.

Для адресации одного из 8 регистров в поле команды требуется всего 3 бита, что позволяет эффективно использовать ограниченный объём командного слова. Разрядность регистров в 13 бит полностью соответствует ширине шины данных и разрядности АЛУ, исключая необходимость в операциях выравнивания данных.

Таким образом, регистры общего назначения представляют собой быстродействующую внутреннюю память процессора, обеспечивающую локализацию вычислений внутри ядра микро-ЭВМ.

1.1.5 Подсистема памяти

Подсистема памяти построена по принципу единого адресного пространства для команд и данных. Основу составляют синхронное ПЗУ и синхронное ОЗУ, работа которых жёстко привязана к тактовому сигналу, что минимизирует риски временных состязаний. 9-разрядная адресная шина обеспечивает доступ к 512 ячейкам памяти.

Для компенсации разницы в быстродействии процессора и основной памяти используется кэш-память с коэффициентом ассоциативности $k = 4$. Алгоритм замещения строк – LRU (наименьшего использования). Синхронизация данных с основной памятью осуществляется методом флаговой отложенной записи (write-back): изменённые строки кэша помечаются флагом «грязная» и записываются в ОЗУ только при вытеснении или явном сбросе.

Особенностью подсистемы является поддержка базовой индексной адресации со смещением, требующей суммирования базового адреса, содержимого индексного регистра и константного смещения для получения финального 9-битного указателя.

Таким образом, подсистема памяти представляет собой совокупность синхронных запоминающих устройств и кэш-памяти, обеспечивающих хранение и быстрый доступ к информации.

1.1.6 Конвейер

Для существенного повышения пропускной способности процессорного ядра в архитектуре реализована конвейерная обработка команд.

Конвейер позволяет разделить цикл выполнения каждой инструкции на независимые стадии, такие как выборка из памяти, декодирование и непосредственное исполнение в АЛУ, обеспечивая их одновременную работу над разными командами в каждом такте. Важнейшим дополнением к конвейеру служит блок динамического предсказания переходов, который минимизирует риск возникновения простоев при выполнении команды

условного перехода JBZ.

Данный механизм опирается на работу автомата типа A4, представляющего собой четырёхбитный насыщающийся счётчик, и шаблона типа $PC \oplus GHR$ размером 5 бит, формируемого побитовой операцией XOR между младшими разрядами счётчика команд (PC) и глобальным регистром истории (GHR). Такой подход позволяет учитывать как текущее местоположение перехода, так и глобальную историю ветвлений, что повышает точность предсказания.

Сочетание этих элементов позволяет системе анализировать результаты предыдущих ветвлений и заранее подготавливать инструкции по наиболее вероятному адресу, что предотвращает очистку конвейера при переходе.

1.1.7 Стек

Организация подпрограмм и временное хранение данных обеспечиваются наличием аппаратного стека объёмом 11 ячеек.

В проектируемой микро-ЭВМ реализован стек с направлением роста вверх, что означает автоматическое увеличение значения указателя стека при выполнении операций записи данных. Указатель стека всегда адресует свободную ячейку или вершину стека в зависимости от логики выполнения команд PUSH и POP. Относительно небольшой объём стековой памяти в одиннадцать слов требует строгого контроля глубины вложенности процедур, однако такой ёмкости достаточно для реализации базовых алгоритмов управления и цифровой обработки сигналов, на которые ориентирована данная система.

1.1.8 Контроллер прямого доступа к памяти (КПДП)

Для эффективного обмена информацией с периферийными устройствами в структуру микро-ЭВМ включён контроллер прямого доступа к памяти (КПДП).

Этот блок позволяет осуществлять высокоскоростную пересылку массивов данных между оперативной памятью и внешними модулями в обход центрального процессора, что освобождает вычислительные ресурсы для выполнения основных задач. Поскольку в принстонской архитектуре используется общая системная магистраль, координация запросов от процессора и КПДП осуществляется с помощью централизованного параллельного арбитража.

Данная схема подразумевает наличие единого арбитра, который одновременно опрашивает все ведущие устройства и предоставляет доступ к шинам наиболее приоритетному из них, обеспечивая высокую скорость реакции и бесконфликтное использование ресурсов системы.

1.2 Разработка системы команд

Система команд проектируемой микро-ЭВМ разработана с учётом специфики 9-разрядного адресного пространства и 13-битной ширины шины данных. Поскольку разрядность ячейки памяти составляет 13 бит, а полный адрес требует 9 бит, в системе реализован формат команд переменной длины, где код операции и адресные части могут занимать несколько

последовательных слов памяти. Весь набор инструкций разделён на функциональные группы, включающие операции пересылки данных, арифметико-логические преобразования, команды управления потоком и стековые операции. Операнды могут располагаться в регистрах общего назначения или в основной памяти, доступ к которой осуществляется посредством базовой индексной адресации со смещением.

При реализации базовой индексной адресации со смещением исполнительный адрес формируется как сумма содержимого базового регистра, индексного регистра и константного смещения, что обеспечивает гибкость при работе с массивами данных и сложными структурами. Кодирование инструкций предусматривает использование трёхбитных полей для идентификации каждого из восьми РОН. Группа арифметико-логических команд включает в себя операции сложения с переносом (ADDC), инверсии (NOT), логического XNOR (NXOR) и циклического сдвига вправо (ROR). Управляющие команды представлены безусловным переходом JMP и специализированной командой условного перехода JBZ, работа которой зависит от состояния флага нуля в регистре признаков.

1.2.1 Архитектура системы команд.

Она определяется разрядностью шины данных (13 бит), шириной адресного пространства (9 бит) и количеством регистров общего назначения. Поскольку размер слова памяти составляет 13 бит, то и машинная команда также организуется как последовательность 13-битных слов.

Команда в зависимости от инструкции может занимать от 1 до 2 ячеек памяти по 13 бит. КОП занимает 5 бит [12..8], что позволяет закодировать до 32 различных операций. Архитектура системы команд представлена в таблице 1.1.

Таблица 1.1 – Архитектура системы команд

Мнемоническая запись	КОП [12..8]	Первая часть	Вторая часть	Безразл. биты
MOV addr, reg1	00001	reg1[8..5]	addr[4..0] (2nd word [8..0])	[3..0]
MOV reg1, addr	00010	reg1[8..5]	addr[4..0] (2nd word [8..0])	[3..0]
MOV reg1, const	00011	reg1[8..5]	const[4..0] (2nd word [8..0])	[3..0]
ADDC reg1, reg2	00100	reg1[8..5]	reg2[4..2]	[1..0]
ADDC reg1, addr	00101	reg1[8..5]	addr[4..0] (2nd word [8..0])	[3..0]
NOT reg1	00110	reg1[8..5]	–	[4..0]
NOT reg1, addr	00111	reg1[8..5]	addr[4..0] (2nd word [8..0])	[3..0]
NXOR reg1, reg2	01000	reg1[8..5]	reg2[4..2]	[1..0]
NXOR reg1, addr	01001	reg1[8..5]	addr[4..0] (2nd word [8..0])	[3..0]
ROR reg1, reg2	01010	reg1[8..5]	reg2[4..2]	[1..0]

Продолжение таблицы 1.1

Мнемоническая запись	КОП [12..8]	Первая часть	Вторая часть	Безразл. биты
ROR reg1, addr	01011	reg1[8..5]	addr[4..0] (2nd word [8..0])	[3..0]
PUSH reg1	01100	reg1[8..5]	—	[4..0]
POP reg1	01101	reg1[8..5]	—	[4..0]
JMP addr	01110	addr[8..0]	—	[...]
JBZ addr	01111	addr[8..0]	—	[...]
HLT	10000	—	—	[8..0]

1.3 Описание взаимодействия всех блоков микро-ЭВМ при выполнении команд программы

Функционирование проектируемой микро-ЭВМ представляет собой строго синхронизированный процесс взаимодействия аппаратных модулей, координируемый устройством управления. В основе работы системы лежит цикл выполнения команды, который в условиях принстонской архитектуры и конвейерной обработки распределяется по нескольким стадиям. На начальном этапе счётчик команд выставляет 9-битный адрес на системную шину. Устройство управления инициирует цикл чтения, при котором код операции извлекается из синхронной памяти или кэша. Благодаря использованию кэш-памяти с ассоциативностью $k=4$ и алгоритмом замещения LRU, значительно сокращается время ожидания данных, так как наиболее часто используемые инструкции оказываются доступны процессору без обращения к основному ОЗУ. Метод флаговой отложенной записи обеспечивает когерентность данных между кэшем и ОЗУ с минимальными задержками.

После выборки команда поступает в дешифратор устройства управления. Если микро-ЭВМ сталкивается с базовой индексной адресацией со смещением, взаимодействие блоков усложняется: УУ активирует считывание значений из двух регистров общего назначения, выполняющих роли базы и индекса. Эти значения вместе с константным смещением подаются на вход АЛУ или специализированного сумматора адресов для формирования финального исполнительного адреса в 9-битной сетке. Только после этого происходит повторное обращение к памяти для извлечения фактического операнда. В случае использования прямой регистровой адресации данные извлекаются мгновенно из блока РОН, что ускоряет выполнение таких команд, как ADDC, NOT или NXOR.

Особую роль во взаимодействии блоков играет конвейер и связанная с ним схема предсказания переходов. При обнаружении в потоке команд инструкции условного перехода JBZ блок предсказания на основе 5-битного шаблона $PC \oplus GHR$ и автомата A4 анализирует вероятность перехода.

Автомат А4 является четырёхбитным насыщающимся счётчиком с четырьмя состояниями устойчивого предсказания, что обеспечивает повышенную инерционность и точность прогноза по сравнению с двухбитными схемами. Это позволяет устройству управления не останавливать конвейер, а продолжать выборку инструкций по предполагаемому адресу. Если после фактического исполнения команды в АЛУ флаг нуля подтверждает правильность прогноза, конвейер продолжает работу без потерь. В случае ошибки предсказания УУ инициирует сброс неверно считанных стадий и перезагрузку конвейера по корректному адресу.

Завершающим этапом взаимодействия является фиксация результата операции и работа контроллера прямого доступа к памяти. Полученные в АЛУ 13-битные данные направляются в целевой регистр или обратно в память. Если в этот момент внешнее устройство инициирует обмен через КПДП, централизованный параллельный арбитр опрашивает все ведущие устройства одновременно и предоставляет доступ к шине наиболее приоритетному устройству. КПДП получает управление и осуществляет передачу данных, после чего возвращает контроль устройству управления. Вся система синхронизируется единым тактовым сигналом, что обеспечивает бесконфликтную работу кэша, основной памяти и исполнительных узлов процессора в рамках единого адресного пространства.